搜索资源列表
anjian
- 按键输入模块（key）： --可编程延时发生器（数字同步机）的前端输入模块：0－9十个数字键按键输入模块原型 --前端模块：消抖 --对i0－i9十个输入端的两点要求： --（1）输入端要保证一段时间的稳定高电平 --（2）不能同时按下两个或多于两个的键 --后级模块：1、编码；2、可变模计数器 --编码模块：8线－4线（0－8 BCD码） --可变模计数器模块：以编码模块输出的32位BCD码为模值-button input module (key) : -- p
ctfysj
- 3-8译码器,BCD码转换10进制,计数器-3-8 decoder, 10 BCD switch 229, counter, etc.
jk
- 寄存器所储存的数据的数据经由数据选择器进入，在进由译码电路将原来的BCD码转换成七段显示器的显示码，之后传送到七段显示器。请注意，四个七段显示器是轮流点亮而非一起点亮，其显示扫描的速度必须和数据选择器器同步，因此需要一个计数器来提供两者的扫描信号。事实上，显示器扫描信号和键盘扫描信号两者对扫描信号的速度要求相近，所以可以共享一组扫描信号。-stored in the register of data through the data selector entry, Progressive by
lab8
- 此實驗中我們將量 測人的反應時間，由於人的反應時間遠比起內建CLOCK的週 期長的多，因此要對CLOCK做除頻的動作方可適用，並方便 於計數 器的計算與 七段顯示器的呈現。實驗內容為，當看到LED亮 起時，立 即做出反應將計數 器停 下，並顯示出當時計數 器之時間。計數 器以兩 位數 BCD counter來 實現並將結果 顯示於七段顯示器上。-Vo
contadorbcd
- BCD Counter with FPGA for practice
digital-frequency
- 数字频率计 采用Verilog语言编写，分为8个模块，分别是计数器，门控，分频，寄存器，多路选择，动态位选择，BCD译码模块-Digital frequency meter using Verilog language, divided into eight modules, namely, the counter, gated, frequency, register, multiplexer, Dynamic Choice, BCD decoding module
vhdlcoder
- 本文件夹包含了16个VHDL 编程实例，仅供读者编程时学习参考。 一、四位可预置75MHz -BCD码（加/减）计数显示器（ADD-SUB）。 二、指示灯循环显示器（LED-CIRCLE) 三、七人表决器vote7 四、格雷码变换器graytobin 五、1位BCD码加法器bcdadder 六、四位全加器adder4 七、英语字母显示电路 alpher 八、74LS160计数器74ls160 九、可变步长加减计数器 multicount 十、可
VerilogCode_BCD_counter
- Verilog Code for a BCD counter and it is implemented on Altera DE2 board-Verilog Code for a BCD counter and it is implemented on Altera DE2 board
03-jk-ff-BCDcounter
- JK-flip flup-BCD counter with proteus
clock
- clk： 标准时钟信号，本例中，其频率为4Hz； clk_1k： 产生闹铃音、报时音的时钟信号，本例中其频率为1024Hz； mode： 功能控制信号；为0：计时功能； 为1：闹钟功能； 为2：手动校时功能； turn： 接按键，在手动校时功能时，选择是调整小时，还是分钟； 若长时间按住该键，还可使秒信号清零，用于精确调时； change： 接按键，手动调整时，每按一次，计数器加1； 如果长按，则连续快速加1，用于快速调时和定时； hour,min,se
at89c51-7SEGBCD-Schematics
- Schematics of 7SEG bcd counter 8051
2.5
- 8位bcd码计数器带testbench工程，好用-8-bit bcd counter with testbench code works, easy to use
db
- fulladder made by me I hope it works, the only thing I need from your database is the V74160.rar, the vhdl code for the 4 bit bcd counter with asynchronious reset.. please help me thank you
counter
- This is 2-BCD numbers Counter on board Altera DE2 Code Verilog HDL (You must import DE2_pin_assignments.csv to use this code)
eda
- 74LS283的4位BCD码加法器,用quartus2编译，有详细的电路图-74LS283 4-bit BCD counter
counter
- 设计一个十进制计数器模块，输入端口包括 reset、up_enable 和 clk，输出端口为 count 和 bcd，当 reset 有效时（低电平），bcd 和 count 输出清零，当 up_enable 有效时（高电 平），计数模块开始计数（clk 脉冲数），bcd 为计数输出，当计数为 9 时，count 输出一 个脉冲（一个 clk周期的高电平，时间上与“bcd=9”时对齐）-Design of a decimal counter module, input port,
VHDL
- VHDL初级编程实例：动态扫描显示程序、分频器设计程序、8位移位寄存器、BCD计数器设计(任意进制)等等。-VHDL the primary programming examples: dynamic scanning display program, the divider design process, the 8-bit shift register, BCD counter design (any hex), and so on.
excer
- bcd counter code with pdf file for help and better understanding
BCD.~(2).SCHDOC.Zip
- 这是二进制计数器的一部分程序，大家也可以在AD上面看。-This is part of binary counter procedures, we can also see AD above.
BCD-Counter
- Verilog Module for parity